Docket No. 252067US2S/ims

IN THE UNITED STATES PATERINAND TRADEMARK OFFICE IN RE APPLICATION OF: Hiroyuki KANAYA, et al. GAU: AUG 3 0 2004 SERIAL NO: 10/827,331 **EXAMINER:** FILED: April 20, 2004 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD FOR: REQUEST FOR PRIORITY COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 SIR: ☐ Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120. ☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Application No. **Date Filed** Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: **COUNTRY APPLICATION NUMBER** MONTH/DAY/YEAR **JAPAN** 2003-144869 May 22, 2003 Certified copies of the corresponding Convention Application(s) are submitted herewith ☐ will be submitted prior to payment of the Final Fee were filed in prior application Serial No. were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and ☐ (B) Application Serial No.(s) are submitted herewith will be submitted prior to payment of the Final Fee Respectfully Submitted, OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C. Marvin J. Spivak

Customer Number

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) Registration No. 24,913

Joseph A. Scafetta, Jr. Registration No. 26, 803



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出 願 年 月 日 Date of Application:

2003年 5月22日

出願番号 Application Number:

特願2003-144869

[ST. 10/C]:

[JP2003-144869]

、 願 人 oplicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2004年 4月20日





CERTIFIED COPY OF

BEST AVAILABLE COPY

出証番号 出証特2004-3033448

【書類名】 特許願

【整理番号】 A000206104

【提出日】 平成15年 5月22日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置とその製造方法

【請求項の数】 15

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 金谷 宏行

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 國島 巌

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置とその製造方法

【特許請求の範囲】

【請求項1】 半導体基板に形成されたスイッチング素子と、

前記スイッチング素子の一方の端子に接続された第1配線を有し、前記半導体 基板上に形成された第1配線層と、

前記第1配線層の上に形成され、前記第1配線を介してスイッチング素子の一 方の端子に接続された第1電極を有する強誘電体キャパシタと、

前記強誘電体キャパシタ及び前記第1配線層の上に形成された第1の保護膜と

前記強誘電体キャパシタの第2電極に接続された第2配線と、前記第1の保護 膜の上に形成され誘電率が4以上の層間絶縁膜とを有する第2配線層と、

前記第2配線層の上部に少なくとも一層が形成され、前記第2配線に接続された第3配線と、誘電率が4未満の層間絶縁膜とを有する第3配線層と、

を具備することを特徴とする半導体装置。

【請求項2】 半導体基板に形成されたスイッチング素子と、

前記スイッチング素子の一方の端子に接続された第1配線を有し、前記半導体 基板上に形成された第1配線層と、

前記第1配線層の上に形成され、第1電極と、第2電極とを有する強誘電体キャパシタと、

前記強誘電体キャパシタ及び前記第1配線層の上に形成された第1の保護膜と

前記第1配線に接続された第1ビアプラグと前記強誘電体キャパシタの第1電極に接続された第2ビアプラグとを有する第2配線と、前記強誘電体キャパシタの第2電極に接続された第3ビアプラグを有する第3配線と、前記第1の保護膜の上に形成され誘電率が4以上の層間絶縁膜とを有する第2配線層と、

前記第2配線層の上部に少なくとも一層が形成され、前記第3配線に接続された第4配線と、誘電率が4未満の層間絶縁膜とを有する第3配線層と、

を具備することを特徴とする半導体装置。

【請求項3】 前記第1の保護膜は、AlxOy、ZrxOy、AlxSiyOz、SixNy、Tix Oyの少なくとも一つを含んで形成されることを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記第1の保護膜と前記第2配線層との間に形成され、前記第1の保護膜と誘電率が4以上の絶縁膜を介して形成された第2の保護膜をさらに具備することを特徴とする請求項1又は2に記載の半導体装置。

【請求項5】 前記第2の保護膜は、AlxOy、ZrxOy、AlxSiyOz、SixNy、Tix Oyの少なくとも一つを含んで形成されることを特徴とする請求項4に記載の半導体装置。

【請求項6】 前記第3配線層は、前記誘電率が4未満の層間絶縁膜の上に 形成された誘電率が4以上の絶縁膜を有することを特徴とする請求項1又は2に 記載の半導体装置。

【請求項7】 前記強誘電体キャパシタは前記第1、第2電極間に形成された強誘電体膜を含み、

前記第1配線は前記スイッチング素子の一方の端子と前記強誘電体キャパシタの第1電極との間を接続するように前記第1配線層中に形成されたコンタクトプラグを含み、

前記第2配線は、前記強誘電体キャパシタの第2電極と前記第2配線との間を接続するように前記第2配線層中に形成されたビアプラグを含むことを特徴とする請求項1に記載の半導体装置。

【請求項8】 前記第2配線は、前記ビアプラグとともにこのビアプラグの 上部にデュアルダマシン法により形成された配線部をさらに具備することを特徴 とする請求項7に記載の半導体装置。

【請求項9】 前記第2配線は、Cu系の材料により構成されることを特徴とする請求項8に記載の半導体装置。

【請求項10】 前記誘電率が4以上の層間絶縁膜は、プラズマSiO2からなることを特徴とする請求項1又は2に記載の半導体装置。

【請求項11】 前記誘電率が4未満の層間絶縁膜は、SixOyCzからなることを特徴とする請求項1又は2に記載の半導体装置。

【請求項12】 前記誘電率が4未満の層間絶縁膜は、CyHy構造を含む有機 材料からなることを特徴とする請求項1又は2に記載の半導体装置。

【請求項13】 半導体基板にスイッチング素子を形成し、

前記半導体基板上に前記スイッチング素子の一方の端子に接続された第1配線 を有する第1配線層を形成し、

前記第1配線層の上に、前記第1配線を介してスイッチング素子の一方の端子 に接続された第1電極を有する強誘電体キャパシタを形成し、

前記強誘電体キャパシタ及び前記第1配線層の上に第1の保護膜を形成し、

前記第1の保護膜の上に、前記強誘電体キャパシタの第2電極に接続された第 2配線と、誘電率が4以上の層間絶縁膜とを有する第2配線層を形成し、

前記第2配線層の上に、前記第2配線に接続された第3配線と、誘電率が4未満の層間絶縁膜とを有する第3配線層を形成する、

ことを特徴とする半導体装置の製造方法。

【請求項14】 前記誘電率が4以上の層間絶縁膜としてプラズマSiO2 膜を形成することを特徴とする請求項13に記載の半導体装置の製造方法。

【請求項15】 前記第2配線は、前記第2電極に接続されたビアプラグと ともにこのビアプラグの上部にデュアルダマシン法により配線部を形成すること を特徴とする請求項13に記載の半導体装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

この発明は、特に強誘電体キャパシタを記憶素子として備えた強誘電体メモリを有する半導体装置とその製造方法に関する。

[0002]

【従来の技術】

不揮発性メモリとして、強誘電体キャパシタを記憶素子として用いたFeRAM(Ferroelectric Random Access Memory)が広く用いられている。FeRAMを多層配線で製造する場合、強誘電体キャパシタを形成した後の多層配線の製造工程における強誘電体キャパシタへのダメージを抑制することが重要とされる。

また、近年のLSIの高集積化、高性能化に伴い多層配線の配線容量の低減が必要とされる。

[0003]

一方、多層配線を埋める層間絶縁膜として誘電率の低い膜(以後、low-k膜という)を用いることで、多層金属配線の配線容量の低減が可能となることが期待されている。

[0004]

また、層間絶縁膜に low-k膜を用いて強誘電体メモリを含む半導体装置を 製造することが提案されている(例えば特許文献 l)。

[0005]

【特許文献1】

特開2001-244426号公報

[0006]

【発明が解決しようとする課題】

ところが、本発明者等の実験によると、強誘電体キャパシタを含む層間絶縁膜にlow-k膜を用いた場合、強誘電体キャパシタの特性向上の為に行う製造工程の酸素アニール等の影響により、low-k膜に膜剥がれが生じてしまうという問題があることが分かった。膜剥がれが生じると、FeRAMとして正常な動作ができなくなり、製造歩留まりが大きく低下し、製造コスト上昇の原因になる

[0007]

本発明は、上記のような事情に鑑みてなされたもので、FeRAMに用いられる強誘電体キャパシタへの多層製造工程によるダメージを低減でき、強誘電体キャパシタの分極量の向上を可能とし、さらに層間絶縁膜の膜剥がれ等を防止することができる半導体装置とその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

上記目的を達成するために本発明の半導体装置は、半導体基板に形成されたス イッチング素子と、前記スイッチング素子の一方の端子に接続された第1配線を 有し、前記半導体基板上に形成された第1配線層と、前記第1配線層の上に形成され、前記第1配線を介してスイッチング素子の一方の端子に接続された第1電極を有する強誘電体キャパシタと、前記強誘電体キャパシタ及び前記第1配線層の上に形成された第1の保護膜と、前記強誘電体キャパシタの第2電極に接続された第2配線と、前記第1の保護膜の上に形成され誘電率が4以上の層間絶縁膜とを有する第2配線層と前記第2配線層の上部に少なくとも一層が形成され、前記第2配線に接続された第3配線と、誘電率が4未満の層間絶縁膜とを有する第3配線層とを具備することを特徴とする。

[0009]

又、本発明の半導体装置の製造方法は、半導体基板にスイッチング素子を形成し、前記半導体基板上に前記スイッチング素子の一方の端子に接続された第1配線を有する第1配線層を形成し、前記第1配線層の上に、前記第1配線を介してスイッチング素子の一方の端子に接続された第1電極を有する強誘電体キャパシタを形成し、前記強誘電体キャパシタ及び前記第1配線層の上に第1の保護膜を形成し、前記第1の保護膜の上に、前記強誘電体キャパシタの第2電極に接続された第2配線と、誘電率が4以上の層間絶縁膜とを有する第2配線層を形成し、前記第2配線層の上に、前記第2配線に接続された第3配線と、誘電率が4未満の層間絶縁膜とを有する第3配線層を形成することを特徴とする。

[0010]

このように構成することにより、FeRAMに用いられる強誘電体キャパシタへの多層製造工程によるダメージを低減でき、強誘電体キャパシタの分極量の向上を可能とし、さらに層間絶縁膜の膜剥がれ等を防止することができる半導体装置とその製造方法を提供することができる。

$[0\ 0\ 1\ 1]$

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

$[0\ 0\ 1\ 2]$

(第1の実施形態)

図1は、本発明の第1の実施形態におけるFeRAMの1つのメモリセル構造

を示す断面図である。

半導体基板1 (例えば、Si基板)上には、素子領域2が形成される。素子領域2には、ゲート絶縁膜3 aを介して形成したゲート電極3b及びソース/ドレイン領域(S/D)からなるスイッチングトランジスタTrが形成される。このスイッチングトランジスタTrは、層間絶縁膜4により被覆される。この層間絶縁膜4は、例えばSiO2により構成される。スイッチングトランジスタTrの一方の端子、即ち一方のソース/ドレイン領域(S/D)上には層間絶縁膜4を貫通してコンタクトプラグ5が形成される。このコンタクトプラグ5の上端は層間絶縁膜4上に形成された強誘電体キャパシタ6の下側電極6bに接続される。

$[0\ 0\ 1\ 3]$

FeRAMセルを構成する強誘電体キャパシタ6は、図示したようにCOP(Capacitor On Plug)構造により構成される。しかし、これに限定されるものではなく、例えば図13で示したように下部電極6bをオフセット構造とし、その電極引き出しを上部電極6aと同じ方向に形成してもよい。この説明は後で詳細に行う。

$[0\ 0\ 1\ 4]$

図1において、強誘電体キャパシタ6は、上部電極6aと、下部電極6bと、強誘電体膜6cとから構成される。上部電極6aは、例えばPt/SrRuO3の積層構造電極から構成される。強誘電体膜6cは、例えばPbZrxTi1-xO3(以下、PZT)から構成される。下部電極6bは、例えばSrRuO3/Ir/IrOx/Tiの積層構造電極から構成される。そして、強誘電体キャパシタ6の下部電極6bは、COP構造を形成するようにコンタクトプラグ5を介してソース/ドレイン領域(S/D)に接続される。

$[0\ 0\ 1\ 5]$

強誘電体キャパシタ6の表面及び層間絶縁膜4の表面には、以降の多層配線層の製造工程による強誘電体ギャパシタ6のダメージを防ぐ為に、保護膜7が形成される。この保護膜7は、例えば厚さ70 [nm] の酸化アルミニウムにより構成される。

[0016]

保護膜 7 の上には、第 1 金属配線層が形成される。なお、本発明における配線層とは、層間絶縁膜と、この層間絶縁膜の上に形成された配線とを含むものである。保護膜 7 の上には、プラズマ SiO_2 ($P-SiO_2$)層間絶縁膜 8 が形成される。この $P-SiO_2$ 層間絶縁膜 8 は、例えば誘電率 4.1 の TEOS(Tetra-Ethyl Orso Silicate)により構成される。

[0017]

 $P-SiO_2$ 層間絶縁膜8には、強誘電体キャパシタ6の上部電極6aに至るビア穴が開口される。このビア穴の内壁面には、必要に応じてTiNからなるバリアメタル(例えば、厚さ50[nm])が形成され(図示せず)、このバリアメタルの表面に更にライナー膜が形成される(図示せず)。そして、上記ビア穴にA1ビアプラグ9が埋め込まれる。 $P-SiO_2$ 層間絶縁膜8の上には、A1ビアプラグ9と接続するようにA1配線10が形成される。

[0018]

A 1 配線 1 0 の上には、第 2 金属配線層が形成される。すなわち、A 1 配線 1 0 の上には、 $1 \circ w - k$ 層間絶縁膜 1 1 が形成される。 $1 \circ w - k$ とは、誘電率の低い膜のことをいい、例えば誘電率が 4 未満の材料からなる膜である。この $1 \circ w - k$ 層間絶縁膜 1 1 は、例えば誘電率 $2 \cdot 7$ の S i O x C y により構成される。また、 $1 \circ w - k$ 材料として有機系膜、例えば C x H y の構造を含むものを用いてもよい。

[0019]

low-k層間絶縁膜11には、ビアプラグ12が埋め込まれ、このビアプラグ12は、A1配線10に接続される。ビアプラグ12は、例えばタングステン(W)により構成される。low-k層間絶縁膜11の上には、ビアプラグ12と接続するようにA1配線13が形成される。

[0020]

A 1 配線 1 3 の上には、第 3 金属配線層が形成される。すなわち、A 1 配線 1 3 の上には、1 o w - k 層間絶縁膜 1 4 が形成される。この 1 o w - k 層間絶縁膜 1 4 は、上記同様例えば誘電率 $2 \cdot 7 \circ S$ i O x C y により構成される。

[0021]

1 o w − k 層間絶縁膜14には、例えばWにより構成されるビアプラグ15が 埋め込まれ、このビアプラグ15は、A1配線13に接続される。ビアプラグ1 5は、例えばWにより構成される。1 o w − k 層間絶縁膜14の上には、ビアプラグ15と接続するようにA1配線16が形成される。

[0022]

A 1配線 16 の上には、10 w - k 層間絶縁膜 17 が形成される。この 10 w - k 層間絶縁膜 17 は、上記同様例えば誘電率 2.7 の SiOxCy により構成される。

[0023]

1 o w - k 層間絶縁膜17には、例えばWにより構成されるビアプラグ18が 埋め込まれ、このビアプラグ18は、A1配線16に接続される。ビアプラグ1 8は、例えばWにより構成される。

[0024]

low-k層間絶縁膜17の上には、ビアプラグ18と接続するように例えば Alからなる電極パッド19が形成される。

[0025]

電極パッド 19 及び 10 w - k 層間絶縁膜 17 の上には、パッシベーション膜 20 が堆積される。このパッシベーション膜 20 は、例えば SiOxHy により構成される。そして、このパッシベーション膜 20 に、電極パッド 19 用のコンタクト穴が開口される。

[0026]

次に、図1に示したメモリセル構造を有するFeRAMの製造プロセスを図2、図3、図4、図5を参照して説明する。

[0027]

図2において、半導体基板1 (例えば、Si基板)上には、素子領域2が形成される。素子領域2には、スイッチングトランジスタTrが形成される。すなわち、素子領域2には、ゲート絶縁膜3aを介して例えばポリシリコンからなるゲート電極3bが形成される。ゲート電極3bの両側には、ソース/ドレイン領域(S/D)が形成される。これら領域S/Dは、素子領域2内に例えば不純物イ

オンを注入することにより形成される。

[0028]

このスイッチングトランジスタTrは、層間絶縁膜4により被覆される。層間 絶縁膜4の表面が例えばCMP(Chemical Mechanical Polishing)により平坦 化される前にスイッチングトランジスタTrの一方の端子である領域S/Dに至 るコンタクト穴が、例えばドライエッチング法により開口される。このコンタク ト穴には、例えばWでなるコンタクトプラグ5が埋め込まれ、このコンタクトプ ラグ5は領域S/Dに接続された状態となる。この状態で層間絶縁膜4の表面は コンタクトプラグ5とともにCMPにより平坦化される。

[0029]

次いで、図3に示すように、層間絶縁膜4の上には、コンタクトプラグ5に接続するように前述した強誘電体キャパシタ6の下部電極6bとなる導電材料が堆積され、さらに強誘電体膜6cとなる強誘電体材料と上部電極6aとなる導電材料が順次堆積される。そして、例えばRIE(Reactive Ion Etching)法により、図3に示す形状を有する強誘電体キャパシタ6が形成される。

[0030]

強誘電体キャパシタ6及び層間絶縁膜4の表面には、後続の多層配線層の製造工程によるダメージを防ぐ為に、スパッタリングあるいはALD (Atomic Layer Epitaxy) 法により、例えば厚さ70 [nm] の酸化アルミニウムからなる保護膜7が形成される。

[0031]

次いで、図4に示すように、保護膜7の上には、プラズマCVD法により380~400℃で $P-SiO_2$ 層間絶縁膜8が形成される。 $P-SiO_2$ 層間絶縁膜8の表面はCMPにより平坦化され、その後この $P-SiO_2$ 層間絶縁膜8には、上部電極6aに至るビア穴9hを例えばドライエッチング法により開口する。例えば、CMP処理後の $P-SiO_2$ 層間絶縁膜8の上に、レジスト膜を形成し、このレジスト膜を、フォトリソグラフィー法によりパターニングする。そして、このパターニングされたレジスト膜をエッチングマスクとして、図4に示す形状を有するビア穴9hが開口される。この時、上部電極6aには、必要に応じ

てビア孔の一部としてオーバーエッチングが生じるように開口される。

[0032]

この状態で、強誘電体キャパシタ6の加工、保護膜7の形成、 $P-SiO_2$ 層間絶縁膜8の形成、ビア孔9hの開口等による強誘電体キャパシタ6の強誘電体膜6cへのダメージを回復するため、600℃、1時間の酸素アニールを行う。

[0033]

次いで、図5に示すように、上記ビア穴9hに必要に応じてTiNのバリアメタル(例えば、厚さ50[nm])を形成し(図示せず)、さらに必要ならばこのバリアメタルの表面にライナー膜を形成する(図示せず)。そして、上記ビア穴9hに、例えばリフロー法によりA1ビアプラグ9を形成する。

[0034]

この後、 $P-SiO_2$ 層間絶縁膜 8 およびA 1 ビアプラグ 9 の表面をCMP 法により平坦化し、 $P-SiO_2$ 層間絶縁膜 8 の上には、A 1 ビアプラグ 9 と接続するようにA 1 配線 1 0 が形成される。このA 1 配線 1 0 は、例えば $P-SiO_2$ 層間絶縁膜 8 上全面に形成したA 1 膜をB 1 1 1 と法によりパターニングすることにより形成される。

[0035]

[0036]

第2層のA1配線13とlow-k層間絶縁膜14、及び第3層のA1配線16とlow-k層間絶縁膜17とは、前述した第1層のA1配線10と同様に形成される。このようにして、図1に示した構造を有するFeRAMが形成される。ここで、low-k層間絶縁膜14、low-k層間絶縁膜17はいずれも誘

電率2.7のSiOxCyで形成してもよいし、あるいは有機系膜、例えばCx Hyを用いて構成することもできる。

[0037]

このように構成されたFeRAMは、半導体基板1とその上に形成された多層 配線層の層間膜材料との熱膨張係数の相違によって起因すると想像される半導体 基板1に生じるストレスが、すべての層間絶縁膜を誘電率が4.1のP-SiO 2で生成した場合に比べて小さくなった。

[0038]

保護膜 7 の上に形成する層間絶縁膜に 1 0 w - k 膜を用いた場合、上部電極 6 a のコンタクト開口後に行う酸素アニールの際に、1 0 w - k 膜の膜剥がれがしばしば生じ、歩留まりを低下させた。本構造のように P - S i O i (誘電率 i 以上)を保護膜 i の上に用いることにより、この膜剥がれの問題を抑制できた。

[0039]

また、low-k層間絶縁膜 11, 14, 17の形成温度(例えば、 $350\sim380$ ℃)が、 $P-SiO_2$ 層間絶縁膜 8の形成温度(例えば、 $380\sim400$ ℃)に比べて低いため、層間絶縁膜 11, 14, 17の堆積中に材料ガスから発生する水素ラジカルによる強誘電体キャパシタ 6へのダメージが小さくなる。

[0040]

さらに、上記のように生成されたFeRAMは、強誘電体キャパシタ6の分極量が向上した。図6は、上記のように生成されたFeRAMと同一の構成において、層間絶縁膜11,14,17をすべて同一の誘電率を持つ同一材料で形成した場合の、層間膜誘電率とキャパシタ分極量との関係を示す図である。この図より、層間絶縁膜11,14,17の誘電率が低いほど、強誘電体キャパシタ6のキャパシタ分極量が向上することが分かる。

[0041]

実測値で示すと、上記のように生成された図1に示す構成のFeRAMは、強誘電体キャパシタ6の分極量が $35\sim36$ [μ C/c m 2] であった。これに対して、すべての層間絶縁膜11, 14, 17を例えば誘電率が4. 1の $P-SiO_2$ で生成した場合、強誘電体キャパシタの分極量は、 $30\sim33$ [μ C/c m

2] であった。このように、図1の構成の強誘電体キャパシタ6の分極量が明らかに向上した。

[0042]

以上詳述したように第1の実施形態では、保護膜7に接する層間絶縁膜をP-SiO2層間絶縁膜8で形成し、その上に形成する層間絶縁膜をlow-k層間絶縁膜11で形成している。

[0043]

したがって本実施形態によれば、半導体基板1に生じるストレスを低減することができる。また、強誘電体キャパシタ6の分極量を向上させることができる。 さらに、保護膜7の上に10w-k層間絶縁膜を形成する場合に比べて、層間絶縁膜の膜剥がれを防止することができる。

[0044]

(第2の実施形態)

図1に示した実施形態は多層配線をA1配線で形成した例として説明したが、 以下に説明する第2の実施形態は、多層配線にCu配線を用いてFeRAMを構 成するようにしたものである。

[0045]

図7は、本発明の第2の実施形態におけるFeRAMの構造を示す断面図である。同図において、図1と同一部分には同一の符号を付して説明は省略する。

[0046]

保護膜 7 の上には、第 1 金属配線層が形成される。すなわち、保護膜 7 の上には、プラズマS i O $_2$ (P-S i O $_2$)層間絶縁膜 8 が形成される。この P-S i O $_2$ 層間絶縁膜 8 は、例えば誘電率 4 . 1 の T E O S (Tetra-Ethyl Orso Silicate)により構成される。

[0047]

 $P-SiO_2$ 層間絶縁膜 8 には、強誘電体キャパシタ 6 の上部電極 6 a に至るビア穴 2 2 a、および配線溝 2 3 aが開口される。このビア穴 2 2 a、配線溝 2 3 a には、Ti N からなるバリアメタル 2 1 (例えば、厚さ 1 0 0 [n m])が形成され、このバリアメタル 2 1 の表面に必要に応じてライナー膜が形成される

(図示せず)。そして、上記ビア穴22aにCuビアプラグ22が形成され、配線溝23aにはCu配線23が形成される。なお、強誘電体キャパシタ6の上部電極6aの表面にオーバエッチングにより形成された溝にも、同時にCuの埋め込みが行われる。この場合、Cu堆積による強誘電体キャパシタ6へのダメージを抑制するために、上部電極6aを例えば、IrOx/SrRuO3、SrRuO3、又はSr(Ru(1-x)Ti(x))により構成すると良い。

[0048]

このように、 $P-SiO_2$ 層間絶縁膜8には、Cuビアプラグ22と接続するようにCu配線23が形成される。

[0049]

Cu 配線 2 3 の上には、第 2 金属配線層が形成される。すなわち、Cu 配線 2 3 の上には、low-k 層間絶縁膜 1 1 が形成される。low-k 層間絶縁膜 1 1 には、Cu ビアプラグ 2 4 が形成され、Cu ビアプラグ 2 4 は、Cu 配線 2 3 に接続される。さらに、low-k 層間絶縁膜 1 1 には、Cu ビアプラグ 2 4 と接続するようにCu 配線 2 5 が形成される。

[0050]

Cu配線25の上には、第3金属配線層が形成される。すなわち、Cu配線25の上には、1ow-k層間絶縁膜14が形成される。1ow-k層間絶縁膜14には、Cuビアプラグ26が形成され、このCuビアプラグ26は、Cu配線25に接続される。さらに、1ow-k層間絶縁膜11には、Cuビアプラグ26と接続するようにCu配線27が形成される。

[0051]

Cu配線27の上には、1ow-k層間絶縁膜17が形成される。1ow-k 層間絶縁膜17には、Cu配線27に接続されたCuビアプラグ28が形成される。このCuビアプラグ28は1ow-k層間絶縁膜17の表面に形成された電極パッド19に接続され、全体がパッシベーション膜20でカバーされる。

[0052]

次に、図7に示した構造を有するFeRAMの製造プロセスを図8、図9を参照して説明する。なお、保護膜7が形成されるまでの製造プロセスは、上記第1

の実施形態と同様であるため、図及び説明は省略する。

[0053]

図8に示すように、保護膜7の上には、プラズマCVD法により380~400℃で $P-SiO_2$ 層間絶縁膜8が形成される。 $P-SiO_2$ 層間絶縁膜8には、上部電極6aに至るビア穴22aと、Cu配線23を形成するための配線溝23aとを例えばデュアルダマシン法により開口する。この際、ビア穴22a形成時のオーバエッチングにより強誘電体キャパシタ6の上部電極6aの表面には若干の溝が形成される。次いで、強誘電体キャパシタ6の形成、保護膜7の形成、 $P-SiO_2$ 層間絶縁膜8の形成、デュアルダマシン法等による強誘電体キャパシタ6へのダメージを回復するため、600℃、1時間の酸素アニールを行う。

[0054]

次いで、図9に示すように、上記ビア穴22a及び配線溝23aにTiNのバリアメタル21(例えば、厚さ100[nm])を形成し、このバリアメタル21の表面に必要に応じてライナー膜を形成する(図示せず)。次いで、上記ビア穴22aおよび配線溝23aに一度にCuを埋め込み、Cuビアプラグ22およびCu配線23を形成する。この際、強誘電体キャパシタ6の上部電極6aにも、Cuが埋め込まれる。この結果、Cuビアプラグ6およびCu配線23が形成される。その後、P-SiO2層間絶縁膜8及びCu配線23の表面は、СMPにより平坦化される。

[0055]

次いで、P-SiO2層間絶縁膜8及びCu配線23の上には、プラズマCV D法により350℃で、例えば誘電率2.7のSiOxCyを用いてlow-k 層間絶縁膜11が形成される。次いで、low-k層間絶縁膜11に、Cu配線 23に至るビア穴24a、Cu配線25を形成するための配線溝25aとを例え ばデュアルダマシン法により開口する。次いで、例えばビア穴24aと配線溝2 5aとの開口処理時におけるlow-k層間絶縁膜11のダメージを回復するた めに、380℃,30分間の酸素アニールを行う。次いで、上記ビア穴24a, 配線溝25aにCuを埋め込み、Cuビアプラグ24、およびCu配線25を形 成する。その後、low-k層間絶縁膜11及びCu配線25の表面は、CMP により平坦化される。

[0056]

第3層のCuビアプラグ26、Cu配線27についても、同様にデュアルダマシン法により形成する。また、第3層のCu配線27とCuビアプラグ26とは、前述した第2層のCu配線25と同様に形成される。このようにして、図7に示した構造を有するFeRAMが形成される。

[0057]

以上詳述したように第2の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、バリアメタル21の膜厚を100 [nm] にすることにより、絶縁膜8の堆積中に材料ガスから発生する水素ラジカル等をブロックすることができ、強誘電体キャパシタ6へのダメージをさらに低減することができる。

[0058]

また、強誘電体キャパシタ6の上部電極 6 a を、I r O x / S r R u O 3 、S r R u O 3 、Q は S r R u O 1 - x O T I (x) O により構成することで、O u 堆積時の強誘電体キャパシタ 0 へのダメージを抑制することが可能となる。

[0059]

(第3の実施形態)

図7の実施形態では密度の低い low-k層間絶縁膜 ll、14、17を順次積層しているため、パッシベーション膜 20のみでは後工程での水素の侵入を考慮しなければならない。また、密度の低い low-k層間絶縁膜 ll、14、17内にCu配線 23、25、27を堆積した後でCMPを行っているため、平坦化に支障が出る可能性がある。図 loに示す第3の実施形態はこの点を改善するもので、low-k層間絶縁膜の上に、low-k膜に比べて膜密度が高いP-SiO2膜を形成してFeRAMを構成するようにしたものである。

[0060]

図10は、本発明の第3の実施形態におけるFeRAMの構造を示す断面図である。同図において、図1及び図7と同一部分には同一の符号を付して説明は省略する。

$[0\ 0\ 6\ 1]$

[0062]

P-SiO₂膜30を形成した後に、デュアルダマシン法によりビアプラグ24およびCu配線25を形成する。P-SiO₂膜30及びCu配線25の表面は、CMPにより平坦化される。第3層のlow-k膜14上、および第4層のlow-k膜17上にも同様にしてP-SiO₂膜31,32が形成される。尚、第3層のビアプラグ26、Cu配線27、及び第4層のビアプラグ28、電極パット33についてもデュアルダマシン法により形成される。

[0063]

このように形成された $P-SiO_2$ 膜30、31、32はいずれも、low-k 膜11、14、17に比べて膜密度が高いため、水素あるいは水の拡散を抑制することができる。よって、強誘電体キャパシタ6への水素ラジカル、パッシベーション膜20からの水素、水素シンター処理時の水素、パッケージの際のモールド材からの水素等の侵入を抑制することができる。

[0064]

また、Cu 配線 25、27、33 と同じレベルに1ow-k 膜に比べて膜密度が高い $P-SiO_2$ 膜 30、31、32 を夫々用いることで、Cu 配線 25、27、33 のCMP 処理時における不良率を低下させることができる。

[0065]

以上詳述したように第3の実施形態によれば、膜密度の高いP-SiO2膜3 0、31、32を1ow-k層間絶縁膜11、14、17の上に挿入することで 、水素あるいは水素ラジカル等をブロックすることができ、強誘電体キャパシタ 6へのダメージをさらに低減することができる。また、Cu配線25、27、3 3と同じレベルに膜密度が高い絶縁膜30、31、32を用いているため、Cu 配線25、27、33のCMP処理時における不良率を低下させることができる 0

[0066]

なお、本第3の実施形態では、3層のP-SiO₂膜30、31、32を挿入しているが、例えばパッシベーション膜20直下に少なくとも1層のP-SiO₂膜32のみを挿入するだけでも、FeRAMの水素劣化を抑制することができることは勿論である。

[0067]

また、挿入する絶縁膜は SiO_2 膜に限定されず、絶縁体でかつ膜密度が高い材料であれば同様に適用可能である。

[0068]

(第4の実施形態)

第4の実施形態は、保護膜7の上に形成される第1層の層間絶縁膜を、P-S i O_2 膜と、 I_0 w - k 膜と、 $P-S_i$ O_2 膜とにより形成するようにしたものである。

[0069]

図11は、本発明の第4の実施形態におけるFeRAMの構造を示す断面図である。同図において、図1、図7、図10と同一部分には同一の符号を付して説明は省略する。

[0070]

 $P-SiO_2$ 層間絶縁膜 8にはA1ビアプラグ 9が埋め込まれ、このA1ビアプラグ 9は強誘電体キャパシタ 6の上部電極 6 aに接続される。 $P-SiO_2$ 層間絶縁膜 8 及びA1ビアプラグ 9 の表面には、1 o w - k 膜 4 0 が積層される。さらに、1 o w - k 膜 4 0 の表面には、 $P-SiO_2$ 膜 4 1 が形成される。この $P-SiO_2$ 膜 4 1 は、例えば厚さ 1 0 0 [nm] の TEOS で構成される。

[0071]

 $P-SiO_2$ 膜41及びIow-k膜40には、シングルダマシン法によりCu配線23が形成される。なお、Cu配線23は、AIビアプラグ9に接続するように形成される。 $P-SiO_2$ 膜41及びCu配線23の表面は、CMPにより平坦化される。

[0072]

以上詳述したように第4の実施形態によれば、上記第3の実施形態に比べてP-SiO2膜を一層多く備えることが可能なため、より多くの水素あるいは水素ラジカル等をブロックすることができる。これにより、強誘電体キャパシタ6へのダメージをさらに低減することができる。さらに、図10の実施の形態に比べて更に10w-k膜40を挿入することで、層間絶縁膜の全体に占める10w-k膜の比率を増加することができ、半導体基板1に生じるストレスを低減することができる。また、10w-k膜の比率を増加することで、強誘電体キャパシタ6の分極量を向上させることができる。

[0073]

(第5の実施形態)

第5の実施形態は、強誘電体キャパシタ6の上に形成する保護膜を2重に形成してFeRAMを構成するようにしたものである。

[0074]

図12は、本発明の第5の実施形態におけるFeRAMの構造を示す断面図である。同図において、図11と同一部分には同一の符号を付して説明は省略する

[0075]

強誘電体キャパシタ6の表面及び絶縁膜4の表面には、多層の配線層の製造工程によるダメージを防ぐ為に、保護膜50が形成される。この保護膜50は、例えば厚さ50[nm]の酸化アルミニウムをスパッタリングあるいはALDにより形成する。

[0076]

[0077]

以上詳述したように第5の実施形態によれば、 $P-SiO_2$ 膜30,31,32,41を形成した上に、更に保護膜を2重に形成しているため、強誘電体キャパシタ6に侵入する水素あるいは水素ラジカル等をより効果的にブロックすることができる。これにより、強誘電体キャパシタ6へのダメージを低減することができる。

[0078]

なお、上記説明したように保護膜を 2 重に形成すれば、 $P-SiO_2$ 膜 30, 31, 32, 41 を挿入しない構成でも、十分に水素あるいは水素ラジカルをブロックすることが可能となる。

[0079]

(第6の実施形態)

第6の実施形態は、強誘電体キャパシタ6'の上部電極及び下部電極をオフセット構造とし、上部電極に加えて下部電極に接続されるビアプラグも下部電極の上側に形成してFeRAMを構成するようにしたものである。

[0800]

図13は、本発明の第6の実施形態におけるFeRAMの構造を示す断面図である。同図において、図1と同一部分には同一の符号を付して説明は省略する。

[0081]

強誘電体キャパシタ6'の下部電極6dは、下部電極6dに接続されるAlビアプラグ60を上側に形成できるように、上部電極6aに比べて幅が大きく、オフセット構造として形成される。

[0082]

P-SiO2層間絶縁膜8にはA1ビアプラグ60が埋め込まれ、このA1ビアプラグ60は強誘電体キャパシタ6'の下部電極6dに接続される。このA1ビアプラグ60は、上部電極6aに接続されるA1ビアプラグ9と同様に形成される。

[0083]

また、 $P-SiO_2$ 層間絶縁膜8にはA1ビアプラグ61が埋め込まれ、この A1ビアプラグ61はコンタクトプラグ5に接続される。このA1ビアプラグ6

1は、例えば前述したA I ビアプラグ9と同様に形成される。

[0084]

 $P-SiO_2$ 層間絶縁膜8の上には、A1ビアプラグ9, 60, 61と接続するように第1層のA1配線10が形成される。このA1配線10は、例えばRI Eにより $P-SiO_2$ 層間絶縁膜8の上に堆積されたA1膜をパターニングすることにより形成される。

[0085]

以上詳述したように第6の実施形態によれば、強誘電体キャパシタ6'の上部電極6a及び下部電極6dに接続されるビアプラグを上側に形成する場合でも、上記第1の実施形態と同様の効果を得ることができる。

[0086]

【発明の効果】

以上詳述したように本発明によれば、FeRAMに用いられる強誘電体キャパシタへの多層製造工程によるダメージを低減でき、強誘電体キャパシタの分極量の向上を可能とし、さらに層間絶縁膜の膜剥がれを防止することが可能な半導体装置を提供することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態におけるFeRAMの構造を示す断面図。

【図2】

図1に示した構造を有するFeRAMの製造プロセスを説明するための断面図

[図3]

0

図2に続く製造プロセスを説明するための断面図。

図4】

図3に続く製造プロセスを説明するための断面図。

図5

図4に続く製造プロセスを説明するための断面図。

【図6】

層間絶縁膜をすべて同一の誘電率の誘電体材料で形成した場合の層間膜誘電率 とキャパシタ分極量との関係を示す図。

【図7】

本発明の第2の実施形態におけるFeRAMの構造を示す断面図。

【図8】

図7に示した構造を有するFeRAMの製造プロセスを説明するための断面図

【図9】

図8に続く製造プロセスを説明するための断面図。

【図10】

本発明の第3の実施形態におけるFeRAMの構造を示す断面図。

【図11】

本発明の第4の実施形態におけるFeRAMの構造を示す断面図。

【図12】

本発明の第5の実施形態におけるFeRAMの構造を示す断面図。

【図13】

本発明の第6の実施形態におけるFeRAMの構造を示す断面図。


【符号の説明】

Tェースイッチングトランジスタ、1…半導体基板、2…素子領域、3 a…ゲート絶縁膜、3 b…ゲート電極、4…層間絶縁膜、5…コンタクトプラグ、6,6'…強誘電体キャパシタ、6 a…上部電極、6 b,6 d…下部電極、6 c…強誘電体膜、7,50,52…保護膜、8…P-SiO2層間絶縁膜、9,60,61…A1ビアプラグ、10,13,16…A1配線、11,14,17…10w-k層間絶縁膜、12,15,18…ビアプラグ、16…A1配線、19,33…電極パッド、20…パッシベーション膜、21…バリアメタル、22,24,26,28…Cuビアプラグ、23,25,27…Cu配線、30,31,32,41…P-SiO2膜、40…10w-k膜、51…P-SiO2膜。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】FeRAMに用いられる強誘電体キャパシタへの多層製造工程によるダメージを低減し、かつ層間絶縁膜の膜剥がれを防止する。

【解決手段】強誘電体キャパシタ6の表面に保護膜7を形成する。上記保護膜7の上に誘電率4以上からなるP-SiO2層間絶縁膜8を形成し、このP-SiO2層間絶縁膜8に第1層のA1配線10を形成する。さらに、A1配線10の上に誘電率4未満からなる10w-k層間絶縁膜11を形成し、この10w-k層間絶縁膜11に第2層のA1配線13を形成する。同様に、10w-k層間絶縁膜14,17を形成してFeRAMを構成する。

【選択図】 図1

特願2003-144869

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日 住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝